oogami@panda, 2023-01

概述

主控(ARM)与FPGA之间通过JESD207接口通信。ARM 程序的所有外部通信(接收、发送)均通过 FPGA。ARM 与 FPGA 之间存在预先定义好的接口(.h)和所提供的 .a 静态库。

// FPGA -> ARM
typedef	void	(*FNCT_U8P_U32 )(unsigned char *u8p_src,int len);
// chnID = 4, ch_name = "/dev/dpb_x1643_phych0", tag = 3
int init_chnl( int chnID,char *ch_name,FNCT_U8P_U32 callbackfunc, int tag );

// ARM -> FPGA
int write_data_to_chnl(int chnID,char* buf,int len);

typedef struct ST_JESD_H
{
    INT32U 	msgID:8; 			// 消息ID,带优先级, ID越小,优先级越高
    INT32U 	dstUsrID:4; 		// dst/src 0:aisc 7:rf board  8:io bc 9:dsp 10:HSSI E0 11:ARM 207_2	12:NET 13:SIM 15:io board 	2021/8/4 9:15:10
    INT32U 	ctlFractStop:1; 	// 分片模式的尾帧标志。非分片模式 为 0。
    INT32U 	ctlFractStrt:1; 	// 分片模式的首帧标志。非分片模式 为 0。
    INT32U 	ctlFractMode:1; 	// 帧模式 1:分片模式, 0:流模式
    INT32U 	reserved:1; 		// 保留 0
    INT32U 	sigLen:16;			// 帧 payload 部分长度,不含帧头,单位为字节
}ST_JESD_H;

typedef struct
{
	ST_JESD_H h;
	union
	{
		// ...
		struct {
			uint8	channel	;
			uint8	asio_dat[RBDP_MAX_DATA_LEN-1]	;
		}DN_UP_ASIO;
		// ...
	};//end of union
}AUD3_ST_JESD;

ARM 收到(receive)的所有外部信息均通过 FPGA 的 init_chnl 接口获取。init_chnl 会启动单独线程(pthread)并在获取到新的消息时调用用户提供的 callbackfunc 回调。
ARM 向外部发送所有消息同样通过 FPGA 的 write_data_to_chnl 接口。
ARM ↔ FPGA 之间传输数据格式(”207 消息”)使用 AUD3_ST_JESD 结构体(struct)的内存字节流。消息类型通过 HEADER (ST_JESD_H) 里的 msgID 区分。不同消息类型映射(cast)对应消息体(payload)的不同 union 数据类型。消息体(payload)里的有效数据长度通过 HEADER 里的 sigLen 传递。某些类型消息 payload 里的数据缓冲区字节流还存在单独的结构体类型。例如：
- msgID 0xF0 (AUD3_MSG_UP_ASIO, AUD3_MSG_DN_ASIO)。FPGA ⇒ ARM / ARM ⇒ FPGA。与外部设备的异步串口IO之间接收 / 发送消息。对应 207 消息主体的 DN_UP_ASIO 类型 payload。数据内容存放在 asio_dat 缓冲区里。 外设接口IPC。0-31 对应实际存在的物理串口。≥32 的串口号为后续扩展的虚拟串口（429/203/422//1553/…）。
  - 消息来源 / 目标的外部设备类型通过 channel 传递：
    - 26 (COM27) : rtc 时钟芯片
    - 4 (COM3)、29 (COM30)、30 (COM31): 保密机(bmj)串口
    - 7 (COM8): FPP
    - 31 (COM32): 天调（天线调节：发起旁路、调谐，查询结果）
    - 功放
    - 33 : 外部接口(429总线)。
    - 34: 外部接口(1553总线)（预留）。
- msgID 0x40 (AUD3_MSG_DN_RCV_FIXF)。ARM ⇒ FPGA。设置电台定频模式下的工作参数（接收频率、调制模式等）。对应 207 消息主体的 DN_RCV_FIXF payload 类型：
```
typedef struct {    // 8 bytes
    uint32  channel         :14 ;
    uint32  channel_mode    :2  ;   // 通道模式，为0时，支持通道号0~39，为1时，支持通道号0~319，2/3保留
    uint32  reserved		:8  ;
    uint32  ssb_mode        :4  ;   // 1/2/4/7分别对应边带调制模式USB/LSB/CW/AM
    uint32  ssb_bw          :4  ;   // 0/1/2/3/4/5/6分别对应边带调制带宽BW_0K1/BW_1K2/BW_2K7/BW_3K0/BW_6K0/BW_12K/BW_24K
    uint32  freqInHz            ;   // 十进制，以Hz为单位的收频率
}SET_RCV_FIXF;

struct{
	SET_RCV_FIXF set_rcv[40];
}DN_RCV_FIXF;

// 虽然payload里定义了40个。但代码中实际调用该接口时，每次只传入1个频段的定频信息。目前不清楚接口实际上是否支持一次性传入多个定频信息：
typedef struct {
  ST_JESD_H h;
  SET_RCV_FIXF set_rcv;
} ST_CHXX_RCV_CTRL;
ST_CHXX_RCV_CTRL stChxxRcvCtrl;	//xx通道接收控制

AppNetAud3_SubSendPack( AUD3_MSG_DN_RCV_FIXF, sizeof(SET_RCV_FIXF),
        (AUD3_ST_JESD *) &stChxxRcvCtrl);
```

FPGA(207) 通信接口

msgID 越小，对应消息的传输优先级越高（FPGA处理）。

UP: ASIC 芯片 ⇒ ARM。DOWN 则相反。中间的传输通过 FPGA 处理和中转。

发送音频（ASIC ⇒ ARM ⇒ ASIC）：0x22 ⇒ 0x31 (音频经过 ARM 中转处理：降噪压缩等）

接受音频（ASIC ⇒ ARM ⇒ ASIC）：0x21 ⇒ 0x38 (ARM 将音频发送到指定位置，如扬声器)

msgID	通信方向	payload	说明	备注
0xF0 (AUD3_MSG_UP_ASIO, AUD3_MSG_DN_ASIO)	DOWN (ARM ⇒ FPGA)
UP (FPGA⇒ARM)	DN_UP_ASIO	外部设备串行数据通信	根据 channel 区分:

26 (COM27) : rtc 时钟芯片
4 (COM3)、29 (COM30)、30 (COM31): 保密机(bmj)串口
7 (COM8): FPP // 外部用户界面/协议接口
31 (COM32): 天调
33 : 外部接口(429总线)。 | | 0x30 (AUD3_MSG_DN_XMT_CTL) | DOWN | DN_XMT_CTL | 发射机(功放硬件)控制/配置 | 其它同样功能msg: AUD3_MSG_DN_XMT_AUD AUD3_MSG_DN_XMT_SYM AUD3_MSG_DN_XMT_ALC_CTL | | 0x40 (AUD3_MSG_DN_RCV_FIXF) | DOWN | DN_RCV_FIXF | 电台定频模式工作参数设置 | | | 0xA0 (AUD3_MSG_DN_ARG, AUD3_MSG_UP_ARG) | DOWN UP | DN_UP_ARG | DOWN: 设置电台本机地址(host)等参数。 | 尚不确定 | | 0x38 (AUD3_MSG_DN_AIC_32K) | DOWN | DN_AIC_32K | (向FPGA)发送语音数据 | 尚不确定 | | 0x22 (AUD3_MSG_UP_AIC_32K) | UP | UP_AIC_32K | 接收(FPGA上报)语音数据 | 尚不确定。结构体里还定义了 UP_RCV_4K8, UP_RCV_32K 等几种音频 payload 方式。 4K/8K/32K: 采样率。一般使用 32K。 | | 0x69 (AUD3_MSG_UP_TURN) | UP | DN_TURN | 电台状态、模式切换等消息主动上报 | struct { uint8 msgID; uint8 dstHostID;// 目的HostID uint16 sigLen; uint8 data[RBDP_MAX_DATA_LEN-4]; }DN_TURN; |

外部接口

外部接口可能包括：

429 总线。
网络(udp)。对端 IP 地址、端口、本机端口等信息由ARM程序配置文件控制。
1553 总线。